AISeQ Laboratory, University of Information Technology/VNUHCM, Ho Chi Minh City (2026)

27/12/2025

[Kiến Thức & Giải Đáp Thắc Mắc Vi Mạch]

Hôm nay mình sẽ chia sẻ tí thông tin về môn "Thiết kế SoC Căn Bản trên FPGA" trong khóa học của mình. Trước hết, mình chia FPGA ra thành 2 loại chính: (1) FPGA có Hard CPU và (2) "FPGA thuần túy" không có Hard CPU. Đối với loại (1) thì rất khỏe cho việc hiện thực SoC vì có sẵn ARM CPU trên đó, việc mình cần làm là thiết kế Accelerator và ngoại vi cần thiết 😋. Nhưng đối với loại (2) thì cái chip FPGA chỉ toàn các Logic Cell mà không có sẵn ARM CPU, như vậy thì "Làm sao hiện thực SoC khi không có sẵn CPU?"

==> Các nhà sản xuất FPGA thường cung cấp một "Soft CPU IP" được tạo thành từ các Logic Cell để người dùng dễ dàng thiết kế SoC trên các "FPGA thuần túy". Ví dụ, ở Xilinx cung cấp Microblaze IP và Altera cung cấp Nios IP là các "Soft CPU IP". Còn một cách khác nữa là tự mình design cái CPU IP hoặc lấy CPU từ mã nguồn mở (RISC-V chẳng hạn) để dùng làm "Soft CPU IP" 😎😎. Đặc biệt trong học thuật hoặc đúc thử nghiệm ở cty startup, nơi có chi phí đúc chip SoC là rào cản rất lớn, thì việc toàn bộ module bao gồm CPU trong chip SoC đều thiết kế thuần bằng HDL sẽ tiết kiệm rất rất nhiều chi phí mua lại các IP ở khâu backend 😃😃.

P/S: Team mình trước giờ toàn tự thiết kế các core RISC-V bằng code tay và chạy trên FPGA ầm ầm. Đợt này bày đặt vọc vạch đám framework có sẵn cho RISC-V như Chipyard thì các bạn sinh viên dính lỗi tá lả, khả năng cao quay lại với chân ái "code tay RISC-V CPU"😭😭

26/12/2025

[Bạn Là Chuyên Gia Vi Mạch?]

Ở đây gần như ai cũng biết về hiệu ứng Dunning-Kruger, hiệu ứng mà lúc đầu học thì thấy như mình biết mọi thứ nhưng càng học về sau lại thấy càng không biết gì. Lúc trước mình cũng thế, hiện thực được hầu hết các kiến trúc trên các dòng FPGA tầm trung, cảm thấy mình đã biết hết mọi thứ 😍😍 Lúc đó tự cảm thấy "mình quá giỏi" và "coi trời bằng vung". Nhưng rồi khi làm việc với GS thì thấy sao mình "hiểu biết rất nông và thiếu nhiều kiến thức" đến như vậy 😭😭 GS mua đám FPGA đời mới về (Ví dụ đám Versal VPK180 FPGA như hình bên dưới, mỗi con gần cả tỏi bạc), thì gần như "tam quan" của mình bị lung lay vì thấy sao mình chả biết gì nữa thế này 🥶🥶 Rồi GS còn tự tay layout con chip và đúc ra chạy thành công, biết cả frontend và backend luôn, còn mình thì có mỗi khâu bé xíu của frontend còn chưa xong 😭

Giống như một anh thợ xây đã cảm thấy "tự cao tự đại" vì xây hẵn được căn phòng đẹp đẽ, nhưng khi đưa tầm nhìn ra xa, anh ta thấy căn phòng của mình là 1 trong vài trăm phòng của tòa nhà to 😢. Nhìn xa ra nữa thì anh thấy có vài chục tòa nhà to như thế, lúc đó anh ta mới nhận ra thứ mình làm và biết nó "nhỏ bé nhường nào" 😱😱 Khi đó, anh thợ xây đó nhận ra "mình phải học cả đời" mới khỏa lắp được "khoảng trống kiến thức" đó 😋

P/S: Chưa bao giờ tự nhận mình là "chuyên gia" và "thầy bà" gì cả vì mình thấy sao còn nhiều thứ mình chưa biết rõ quá 😰 Việc mình lập ra AISeQ Lab để sau này về VN có sinh viên nghiên cứu để "phụ mình trị bệnh ngu của mình" là một trong những lý do ngoài kinh tế ra 😎

25/12/2025

[Kết Quả Khóa Vi Mạch Căn Bản]

Hiện tại sau 2 tháng học + 1 tháng thực hành cho "Khóa Vi Mạch Căn Bản", các bạn học viên cũng đã hiện thực phần cứng của các bạn tự thiết kế lên FPGA thành công với các đề tài như "Thiết kế và Hiện Thực Phần Cứng Đánh Cờ Caro/Mã Học SHA256/Nhân Ma Trận/ Simple Custom CPU/.... 😍😍

Chuẩn bị chuyển sang khóa 2 "System-on-Chip Căn Bản" nào, hy vọng đủ bạn passed đề tài mình yêu cầu ở Khóa 1 để nhanh tiến hành luôn Khóa 2 trong cuối tháng này 😎😎

P/S: Dẫu biết còn rất nhiều thiếu sót trong quá trình hướng dẫn các bạn học viên nhưng mình sẽ cố gắng cải thiện hơn nữa 🙇🙇

24/12/2025

[Giải Đáp Thắc Mắc Vi Mạch]

Câu 1: Vai trò chính của FPGA?
==> Theo như kinh nghiệm mình từng làm về FPGA, nó có 3 công dụng chính. Một, chip FPGA về bản chất hiệu quả năng lượng cao có thể làm 1 con IC trong sản phẩm cuối như chip xử lý hoặc chip tiền/hậu xử lý cho chip khác. Hai, chip FPGA làm thiết bị kiểm chứng prototype trước khi đi vào ASIC Flow. Ba, chip FPGA làm thiết bị để xác thực và gỡ lỗi cho chip IC mình đúc ra. 😍 Có thể nó còn vai trò khác mà mình không biết, nhưng mình hay dùng nó với 3 vai trò đó.

Câu 2: Thiết kế ASIC Flow không cần kiểm chứng ở FPGA trước được không?
==> Hoàn toàn được. Nhiều người ở công ty xác nhận với mình là họ không dùng FPGA để kiểm chứng Logic Design. Vì bản chất FPGA chỉ để Verify chức năng/hành vi/logic của phần cứng mình thiết kế chứ không đảm bảo vật lý nó chạy đúng, nếu ASIC Flow đảm bảo Logic cho phần cứng được là được 😉😉. Còn những công ty startup nhỏ/công ty có bộ phận R&D thử nghiệm cải tiến sản phẩm thì vẫn dùng FPGA cho nhanh lẹ để kiểm chứng chức năng của phần cứng trước khi đi vào ASIC Flow.

P/S: Mình không đề cao FPGA và nâng nó như một sản phẩm bắt buộc thần thánh trong học vi mạch 🙂 Vì cơ bản nó là thiết bị phù hợp nhất cho các bạn sinh viên & giảng viên NGHÈO như mình tiếp cận với thực hành vi mạch 😀 Và về cơ bản mình hiểu biết nhiều về FPGA không phải mình giỏi, chỉ đơn giản là mình có điều kiện làm nhiều về nó 😥 Mình vẫn cố gắng chạy đôn chạy đáo cho phòng Thí Nghiệm của mình, khi mình public thiết bị ra và cho nhiều ng dùng, khi đó mình sẽ học được nhiều hơn từ mọi ng 😛😛

21/12/2025

MINIGAME THÁNG 12 - GIVE AWAY FIGURE

Tiếp tục series Giveaway, AISeQ lab trao tặng figure thuộc dòng SYNDUALITY Noir (BANDAI, có box) cho follower có đáp án đúng và may mắn nhất
---
Tham gia minigame "AISeQ lab" qua các bước sau:
Bước 1: Comment kết quả kèm số may mắn (từ 10 đến 99) và tag tên 3 người bạn vào bài viết trên fanpage. Ví dụ: A B 34
Bước 2: Thả cảm xúc tại bài post này.

⏰ Thời gian: từ nay đến 20h ngày 10/1/2026.
🧑‍🎓 Đối tượng tham gia: Tất cả sinh viên, đặc biệt là sinh viên UIT, VNUHCM. Comment có đáp án chính xác, nhanh nhất và 2 số may mắn gần nhất với 2 số cuối giải ĐB XSMB ngày 10/1/2026 sẽ giành chiến thắng

Câu 9. Trong thiết kế vi mạch số, HDL (Hardware Description Language) như Verilog hoặc VHDL được sử dụng chủ yếu để làm gì?

A. Mô phỏng hoạt động vật lý của transistor ở mức nguyên tử
B. Mô tả hành vi và cấu trúc của mạch số để tổng hợp thành phần cứng
C. Thiết kế bố trí (layout) mặt nạ quang khắc cho chip
D. Kiểm tra tốc độ truyền tín hiệu trên PCB

Câu 10. Trong quy trình thiết kế vi mạch số chuẩn, bước nào xảy ra ngay sau giai đoạn thiết kế logic (RTL design)?

A. Fabrication (chế tạo chip)
B. Floorplanning và Place & Route
C. Viết đặc tả hệ thống (Specification)
D. Đóng gói (Packaging)

20/12/2025

[Hợp Tác NCKH]

Lại một năm nữa mình được NAIST đánh giá rank A+ (Top 20% giảng viên của trường). Để đạt được thành tích này thì việc team mình gánh vác mình là không thể bàn cãi. Ngoài ra, sự hợp tác với các anh chị giảng viên khác cũng góp phần tăng số lượng publication của mình lên cũng như mở rộng hướng NCKH của mình 😍😍 ==> Hợp tác NCKH là điều bắt buộc nếu muốn tồn tại trong thế giới học thuật này.

P/S: Thành thật mà nói, 99% bài báo khoa học mình viết ra sẽ là "Rác" theo đúng nghĩa đen và không ai dùng đến. Nhưng vì cơm áo gạo tiền, chỉ tiêu KPI nên phải làm theo thôi. Tuy nhiên, lúc mình làm việc với các công ty khác thì mình phát hiện việc các kỹ sư đọc các bài báo NCKH để tìm cách tối ưu cho kiến trúc của họ là "Có". Do đó, chỉ cần 1% còn lại dùng được thì nó vẫn có ý nghĩa 😎😎

19/12/2025

AISeQ lab xin cảm ơn sự quan tâm ủng hộ từ thầy cô, anh chị doanh nghiệp và các bạn sinh viên, đã tham gia seminar Công nghệ chiến lược: Vi mạch x Quantum

19/12/2025

Seminar do AISeQ có tham gia 'chém gió' sắp bắt đầu, mọi người nhanh nhanh tới hội trường A, UIT-VNUHCM để tham dự nhé !!!!

18/12/2025

[THÔNG BÁO]

Dưới đây là danh sách 5 bạn sinh viên may mắn đã đăng ký dự seminar “Công nghệ chiến lược: Vi mạch x Quantum” do AISeQ lab tham gia chém gió.

Figure sẽ được trao tặng theo hình thức first come-first serve tại quầy check-in tại hội trường ngay sau khi seminar kết thúc.

Lê Trọng Hiếu UIT
Đỗ Minh Sang BKU
Nguyễn Đông Quân UIT
Tăng Hoàng Thức UIT
Dương Minh Khang HCMUS

16/12/2025

[Offline Training]

Hôm nay được gặp các bạn sinh viên và các thầy trường SPKT HCM, lâu rồi mới ngồi cafe chém gió lâu vậy. Chiều thì training cho các bạn sinh viên UIT sử dụng thiết bị của AISeQ Lab để thực hành trên FPGA 😍

P/S: Hẹn mai lại training ở UIT tiếp 😋 Mặc dù hơi mệt nhưng mà vui 😃

14/12/2025

[Giải đáp thắc mắc Vi mạch+Nhúng]

Mình đoán có nhiều bạn sinh viên cũng sẽ thắc mắc câu hỏi này giống mình, vì cách đây vài năm mình cũng thắc mắc và ngáo ngơ tương tự. Câu hỏi là "Tại sao thiết kế SoC trên FPGA lại chọn loại FPGA có Hard CPU, liệu nó có thật sự còn là thiết kế SoC hay chỉ là Thiết kế Accelerator?" 🤨🤨

=> Quan điểm hiện tại của mình có 2 ý kiến chính.

1) Thật chất là FPGA có Hard CPU (ARM A9/A53/A72..) thường dùng nó làm "sản phẩm cuối cùng" luôn, khi đó chỉ cần thiết kế thêm Accelerator ở FPGA Fabric/Programmable Logic để tăng tốc xử lý ứng dụng mà mình mong muốn là được 😁 Ví dụ: Sau này mình muốn thiết kế SLM/LLM Accelerator IP trên FPGA có tích hợp sẵn Hard CPU. Mục đích là dùng FPGA làm sản phẩm cuối cùng để làm Local Chatbot chẳng hạn. -> Giống hơi hướng sản phẩm Nhúng.

2) Khi muốn tape-out chip SoC ra chip vật lý, việc xử dụng Hard CPU trên FPGA mục đích để thử nghiệm xem loại CPU nào là phù hợp với hệ thống mình đang xử dụng. Sau đó, mình sẽ biết cần mua loại CPU IP nào ở khâu Backend là đủ để cho xử lý ứng dụng của mình. Ví dụ: Mình đúc chip SoC chuyên dụng cho SLM/LLM để đạt tầm 20 token/s, khi đó mình thử nghiệm nhiều FPGA với nhiều loại Hard CPU. Sau đó nhận thấy Dual-core ARM A53 CPU là đủ để xử lý phụ cho LLM/SLM Accelerator để đạt 20 token/s. Khi tape-out chip SoC thì chỉ cần mua Dual-core ARM A53 CPU IP thay vì mua loại xịn xò hơn như A72. 😍

P/S: Đây chỉ là nhưng ý kiến riêng của mình, tất nhiên sẽ còn vô số lý do khác để sử dụng Hard CPU trên FPGA cho thiết kế SoC. Còn chủ đề thiết kế SoC dùng Soft CPU (Vendor Soft CPU IP, Open-source Soft CPU, Custom CPU) sẽ có trong 1 bài post khác 🤓🤓

13/12/2025

KẾT QUẢ GIVE AWAY THÁNG 12

Số may mắn: 52
Đáp án đúng: B B

Xin chúc mừng bạn Toai Huynh với số may mắn 63. Bạn Loan Trần có số may mắn 54 nhưng không share bài nên không hợp lệ :((.

Bạn Toai Huynh liên hệ với lab thông qua fanpage để nhận quà nhé.

AISeQ Laboratory

27/12/2025

26/12/2025

25/12/2025

24/12/2025

21/12/2025

20/12/2025

19/12/2025

19/12/2025

18/12/2025

16/12/2025

14/12/2025

13/12/2025

Address

Website

Alerts

Shortcuts

Share

Category