Hardware Highspeed Design - Thiết kế phần cứng

Hardware Highspeed Design - Thiết kế phần cứng Chia sẻ kinh nghiệm thiết kế và mô phỏng phần cứng.

[SERIES POWER SUPPLY DESIGN ]: PART 1 CHỈ TIÊU BỘ NGUỒN THƯƠNG MẠI VÀ TRADE OFF DESIGNChào các bạn.Đây là part 1.Admin
23/05/2024

[SERIES POWER SUPPLY DESIGN ]: PART 1 CHỈ TIÊU BỘ NGUỒN THƯƠNG MẠI VÀ TRADE OFF DESIGN
Chào các bạn.
Đây là part 1.
Admin

[SERIES POWER SUPPLY DESIGN ]: PART 0: Dẫn nhậpChào các bạn,Đầu tiên là năm 2024 đến rồi, chúc các bạn nhiề...
13/01/2024

[SERIES POWER SUPPLY DESIGN ]: PART 0: Dẫn nhập
Chào các bạn,
Đầu tiên là năm 2024 đến rồi, chúc các bạn nhiều sức khỏe, may mắn và thành công. Cảm ơn các bạn đã đồng hành, dõi theo HHD page trong suốt năm vừa qua. HHD sẽ cố gắng viết thật nhiều series bổ ích tiếp theo, góp phần tạo dựng cộng đồng thiết kế phần cứng chuyên nghiệp.
Trở lại với series thiết kế nguồn này, do đây là domain khó, rộng để làm chỉn chu bài bản thì cần kết hợp cả nền tảng lý thuyết, công nghệ vật liệu, mô phỏng tối ưu và đo kiểm do vậy khá là tốn thời gian và trong khuôn khổ năm 2024, có lẽ page chỉ viết được mạch BUCK thôi. Content dự kiến là:
Part 1: Chỉ tiêu bộ nguồn thương mại và trade-off design.
Part 2:Linh kiện cơ bản: tụ điện - Phân loại, chỉ tiêu kỹ thuật quan trọng, đặc tính thực tế và mô phỏng đặc tính thực tế
Part 3 :Linh kiện cơ bản: điện cảm, ferrite bead, transformer - Phân loại, chỉ tiêu kỹ thuật quan trọng, đặc tính thực tế và mô phỏng đặc tính thực tế.
Part 4 :Linh kiện cơ bản: điện cảm, ferrite bead - Phân loại, chỉ tiêu kỹ thuật quan trọng, đặc tính thực tế và mô phỏng đặc tính thực tế.
Part 5 :Linh kiện cơ bản: FET - Phân loại, chỉ tiêu kỹ thuật quan trọng, đặc tính thực tế và mô phỏng đặc tính thực tế.
Part 6 :Phân loại các bộ controller, các chế độ hoạt động và trade-off
Part 7: Mô hình hóa mạch điều khiển vòng kín và tối ưu đáp ứng quá độ.
Part 8: Tính chọn và thiết kế 1 mạch nguồn cụ thể: vấn đề layout, tính toán thiết kế mạch nguồn cơ bản.
Part 9: Tối ưu thiết kế bằng đo kiểm và mô phỏng.
Part 10: Thiết kế cho bảo vệ.
Part 11: Thiết kế EMC và Power Integrity cho mạch nguồn, mô phỏng và đo kiểm.
Part 12: Các vấn đề khác như ideal diode, load sharing, multiphase, efuse.
Cảm ơn các bạn.
Admin

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 7: EYE DIAGRAM SIMULATION VIDEO GUIDEChào các bạn,Đây là part 7, ...
27/09/2023

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 7: EYE DIAGRAM SIMULATION VIDEO GUIDE
Chào các bạn,
Đây là part 7, step guide mô phỏng trên hyperlynx.
Link video: https://youtu.be/5mPPAv1lkCU

HIGHSPEED STEP-BY-STEP GUIDE
1. Prepare the board.
- Import board to hyperlynx through ODB++ or brd.
- Edit the stackup: thickness of dielectric, Dk and Df of material.
- Change the power supply.
- Check the diff-pair assignment.
- Check the component’s model assignment: resistor, capacitor
- Verify configuration by checking the impedance of diff-pair
2. SERDES Batch winzard (To filter worst diff-pair net)
- Choose SERDES Batch Winzard.
- Choose diff pair
- Tick all the metric: S-para, crosstalk, skew, impedance
- Choose the data rate and protocol.
- Check the result, optimization and choose the worst diff pair for IBIS-AMI simulation (worst case: worst insertion loss, max impedance discontinuity or skew time)
3. IBIS-AMI simulation
- Choose worst diff pair.
- Export to line sim
- Check the impedance is OK or not
- Assign model for TX (ami and dll)
- Assign model for RX (ami and dll)
- Add S-parameter for package TX, RX chip.
- Choose IBIS-AMI simulation.
- Choose all probes at die.
- Choose the register TX/RX config to sweep. If too much, check the supplier doc and config follow by protocol. Usually, if we have option for auto, pls use this.
- Choose data rate.
- Run simulation.
- Config eye-mask.
- Check the result.

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 6: EYE DIAGRAM, BER, COMChào các bạn,Đây là post 6 trong series S...
30/01/2023

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 6: EYE DIAGRAM, BER, COM
Chào các bạn,
Đây là post 6 trong series SI, PI.
Nếu các bạn có câu hỏi cho series này, hãy comment xuống phía dưới nhé. Đây là post cuối cùng về lý thuyết cho mô phỏng SI/PI rồi.
Cảm ơn các bạn,
Admin.
https://drive.google.com/file/d/14m8jDkSaIMKsF0bEmbhPit_WD4mhZ99l/view?usp=sharing

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 5: Giới thiệu về SERDESLink pdf: https://drive.google.com/file/d/...
01/01/2023

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 5: Giới thiệu về SERDES
Link pdf: https://drive.google.com/file/d/1cqqqnPUB7fjmQFVKas7VPZUxT5zgfNfO/view?usp=sharing
Chào các bạn,
Đầu tiên là mình xin chúc toàn thể các bạn năm mới 2023 thật nhiều sức khỏe, niềm vui, hạnh phúc và thành công.
Trở lại với series SI-PI thì đây là post số 5, giới thiệu về SERDES. Sau post này thì chỉ post cuối cùng về BER, eye digram, COM và 1 video hướng dẫn mô phỏng highspeed trên Hyperlynx là kết thúc 1 series này rồi.
Cảm ơn các bạn.
Admin.

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 4: Các hiệu ứng không lý tưởng trên PCB.Chào các bạn, đây là part...
30/12/2022

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 4: Các hiệu ứng không lý tưởng trên PCB.
Chào các bạn, đây là part 4 series SI PI. Mình hy vọng part này nhận được nhiều câu hỏi vàbình luận thêm vì đây là post rất hay và có nhiều thứ chúng ta phải làm nếu muốn hiểu rõ về PCB, như post này đề cập.
Cảm ơn các bạn.
https://drive.google.com/file/d/1df5kM8xsg1FUqVN60-G293LjDNxHhcfJ/view?usp=sharing

Chào các bạn,Post này có 2 mục đích1. Series mô phỏng đã đi được 2/3 quãng đường, hiện chỉ còn 3 post liên quan tới cấu ...
03/09/2022

Chào các bạn,
Post này có 2 mục đích
1. Series mô phỏng đã đi được 2/3 quãng đường, hiện chỉ còn 3 post liên quan tới cấu trúc và nguyên lý serdes, chỉ tiêu eye diagram, ber và hướng dẫn mô phỏng trên hyperlynx. Ad nhận thấy hầu như ko nhận được câu hỏi hay góp ý nào cho các post trước đó. Vì vậy, nếu có cmt và câu hỏi gì về các post trước của series này, các bạn cmt dưới post này để ad sẽ bổ sung nhé.
2. Trong năm sau, ad sẽ triển khai viết series nguồn như đã nói với các bạn. Nội dung cơ bản bao gồm: đặc tính linh kiện cơ bản: tụ, cảm, fet, biến áp xung; review các topology; chỉ tiêu kỹ thuật các bộ nguồn thương mại; tính chọn linh kiện và thiết kế sơ đồ nguyên lý; tối ưu thiết kế: tối ưu layout, thiết kế bảo vệ, thiết kế tăng hiệu suất, độ ổn định; thiết kế cho test, cho sản xuất, cho lắp ráp. Ad kỳ vọng sau series về nguồn, các bạn ko chỉ nắm chắc về nguyên lý và kiến thức về thiết kế nguồn, mà còn nâng tầm tư duy thiết kế hướng tới tối ưu, đạt chất lượng tốt như các sản phẩm thương mại hoá cần làm. Đó là mục tiêu tham vọng với quỹ thời gian ít ỏi nhưng sẽ là động lực lớn cho đội ngũ HHD.
Cảm ơn các bạn rất nhiều.

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.3: MÔ PHỎNG TRỞ KHÁNG GIÁN ĐOẠN TRÊN CSTChào các bạn, Đây là pa...
27/08/2022

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.3: MÔ PHỎNG TRỞ KHÁNG GIÁN ĐOẠN TRÊN CST
Chào các bạn,
Đây là part 3.3, thử nghiệm mô phỏng via stub trên PCB multilayer.

Link video: https://youtu.be/GvoznCq8hqk

*******Mô phỏng hiệu ứng không lý tưởng trên PCB: Via sub-Diff Pair**********

1. Nền tảng lý thuyết

- Via stub là 1 trong những yếu tố không lý tưởng trên PCB multilayer, gây nên các điểm cộng hưởng
khiến trở kháng gián đoạn.

2. Thực hiện trên CST

- Tạo Template như part 3.1 trước, lần này cho dải tần số rộng hơn là 1-25 GHz
- Mô phỏng đường PCIE_TX_P+N
- Import 3D model PCB từ file odb++, xuất từ altium (Hình 1)
- Import odb++ vào CST. (Hình 2)
- Import PCB vào CST, chú ý chọn các option sau:
+ Chỉ import các net cần mô phỏng:Enable net restrictions, chú ý là chọn GND, PCIE_TX và cả 3v3 vì 3v3 ở layer 4 là return plane (Hình 3)
+ Optional import các components
+ Option enable area restrictions: Chọn vùng PCB cần import (Hình 4)
- Check Stackup: thay đổi hằng số điện môi (Hình 5)

- Tạo Port Waveguide 2 bên, như part 3.2 và manual config sao cho wave guide phủ cả 2 trace, chạm vào return plane
- Setup mode common/diff cho từng port
- Check mesh và tạo local mesh cho trace.
- Setup boundary như part 3.2
- Setup solver, extend maximum thread, CPU...
- Setup sweep tuning độ dài via stub.

3. Đánh giá
- Check Ref Impedance, Zdiff = 100
- Check SDD21 (S2(2),S1(2)): Diff at port 2, Diff at Port 1: Insertion loss (Hình 6)

GOOD LUCK!!!!!!!!!!!!

Cảm ơn các bạn đã theo dõi. Nếu bạn có câu hỏi gì hay muốn thảo luận, hãy bình luận phía dưới bài viết này. Hẹn gặp lại các bạn ở part 3.4. Ngoài ra, các bạn đừng quên share bài viết nếu nó bổ ích, đăng ký kênh youtube để theo dõi.

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.2: MÔ PHỎNG TRỞ KHÁNG TRÊN CSTChào các bạn, Đây là part 3.2, th...
08/08/2022

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.2: MÔ PHỎNG TRỞ KHÁNG TRÊN CST
Chào các bạn,
Đây là part 3.2, thử nghiệm mô phỏng diff pair lý tưởng trên CST

*******Mô phỏng Diff-Pair trên CST**********
Link video:
https://youtu.be/olMOB8JQOjs

1. Nền tảng lý thuyết

- Diff-pair là 1 cấu hình (trace geometry), 2 đường dây tham chiếu điện áp vào nhau (khác với single-ended là 1 dây tham chiếu điện áp với GND Plane - common mode) (Hình 1)
- Mô phỏng ở đây đánh giá chỉ tiêu quan trọng nhất là asymmetry, nghĩa là tín hiệu đầu vào là diff-pair
nhưng tín hiệu đầu ra trở thành common (hiệu 2 điện áp 2 dây =0) do bất kỳ lý do bất đối xứng nào.
- Thông số đặc trưng đánh giá chất lượng diff-pair là Mix-mode S-parameter thay vì S-parameter của
Single-ended. (Hình 2)
- Trường điện từ đặc trưng của 2 mode common/diff là khác nhau. (Hình 3)

2. Thực hiện trên CST

- Tạo Template như part 3.1 trước, lần này cho dải tần số rộng hơn là 1-10 GHz
- Tạo 3D model từ Macro: Diff Stripline, tuning thông số ra thử 100 Ohm, sau đó Build 3D (Hình 5)
- Thay đổi vật liệu chất nền và lớp đồng
- Tạo Port Waveguide 2 bên, như part 3.1 và manual config sao cho wave guide phủ cả 2 trace
- Setup mode common/diff cho từng port (Hình 4)
- Check mesh và tạo local mesh cho trace.
- Setup boundary như part 3.1
- Setup solver, extend maximum thread, CPU...

3. Đánh giá
- Check Ref Impedance, Zdiff = 100
- Check SDD21 (S2(2),S1(2): Diff at port 2, Diff at Port 1: Insertion loss (Hình 6)
- Check SCD21 (S2(1),S1(2)): Common at port 2, Diff at Port 1: asymmetry.
- Check SCD21 (S2(1),S1(2)): Diff at port 2, Common at Port 1: asymmetry.
- Check Electric Field tại port 1 với Common (Even mode), diff (Odd mode). (Hình 8)

GOOD LUCK!!!!!!!!!!!!

Cảm ơn các bạn đã theo dõi. Nếu bạn có câu hỏi gì hay muốn thảo luận, hãy bình luận phía dưới bài viết này. Hẹn gặp lại các bạn ở part 3.3. Ngoài ra, các bạn đừng quên share bài viết nếu nó bổ ích, đăng ký kênh youtube để theo dõi.

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.1: MÔ PHỎNG TRỞ KHÁNG TRÊN CSTChào các bạn, Đây là part 3.1, th...
26/07/2022

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 3.1: MÔ PHỎNG TRỞ KHÁNG TRÊN CST
Chào các bạn,
Đây là part 3.1, thử nghiệm mô phỏng phối hợp trở kháng nhìn vào trên CST. Dưới đây là guidenote và link đính kèm video hướng dẫn:

******** Simulation Guide for CST: Impedance Matching Using Lamda/4 Line**********

Link video:
https://youtu.be/w-7120StBc8

1. Mục tiêu
- Sử dụng saturn PCB
- Khởi tạo project CST
- Tạo model
- Setup mô phỏng
- Đánh giá kết quả

2. Lý thuyết

- Lý thuyết impdance matching sử dụng Line Lamda/4 có trở kháng: Zo = sqrt(Zin x ZL) và độ dài là Lamda/4
- Ví dụ sử dụng: Matching tại tần số 2.4 Ghz dạng microstrip: Zin = 50, ZL=70.7 => Z0=59.45
- Sử dụng PCB Toolkit tính toán các giá trị cho mô phỏng trên CST: effective dielectric và Line Width.
+ Tham số đầu vào:
a. Độ dày chất nền: 0.8mm
b. Tần số mô phỏng: 2.3-2.5 GHz (tần số Wifi, BLE), với center freq = 2.4 GHz
c. Copper Thickness (độ dày lớp đồng): 0.035 (2oz)
d. Hằng số điện môi: FR-4: Er = 4.3, loss (giá trị từ CST: 0.027 mm)
+ Tham số đầu ra:
a. Er effective: 3.1581 (Saturn)
b. Lamda/4 = 300/(f* sqrt(Er effective)) = 300/(2.4*sqrt(2.8781)) = 70.33
c. 50 ohm Width = 1.59mm
d. 70.7 ohm Width = 0.82mm
e. 59.45 ohm Wdith = 1.16 mm

3. Sử dụng CST

3.1. Setup môi trường mô phỏng ban đầu
- Chọn template kỳ, tốt nhất là chọn fit theo ứng dụng. Ví dụ trong bài là Narrow Band Model Extraction
- Chọn /PCB/ Time Domain
- Set tần số: 2.4-2.5 GHz, monitor all fields.

3.2 Tạo model 3D

- Trên CST ta phải tạo 5 phần tử: Ground Plane (cấu hình microstrip phải có), 3 đoạn trace và chất nền FR4.
- CST hỗ trợ tốt:
+ Thư viện nhiều vật liệu, cho phép customize tham số vật liệu
+ Công cụ vẽ 3D.
+ Cho phép sweep parameter: Nên đặt các tham số và value để setup 1 lần, mô phỏng nhiều lần thay vì constanr number

- Step by Step guide:
+ Vẽ 1 solid 3D, kích thước (Xmax x Ymax) (Value:20x100), chọn vật liệu copper, thickness Thickness_T (Value = 0.035mm) làm
GND Plane.
+ Vẽ 1 solid 3D, kích thước (Xmax x Ymax) (Value:20x100), chọn vật liệu FR4 Er=4.3, thickness h (Value = 0.8) làm
Dielectric
+ Pick point tạo local coordination để dễ dàng cho việc tạo các model 3D khác
+ Tạo 1 curve, tạo trace 50 ohm Width từ curve
+ Tạo 1 curve, tạo trace 70.7 ohm Width từ curve
+ Tạo 1 curve, tạo trace 59.45 ohm Width từ curve

3.3 Setup Port
- Port CST có 2 loại hay dùng là Discrete Port và Waveguide Port. Các bạn có thể dùng 1 trong 2 cho mô phỏng.
- Pick face trace 50 ohm, Macro/Solver/Port/Calculate Port Extension: CST tự động tính toán và tạo ra Waveguide Port
có trở kháng là trở kháng nhìn vào Port.
- Pick face trace 70.7 ohm, Macro/Solver/Port/Calculate Port Extension: CST tự động tính toán và tạo ra Waveguide Port
có trở kháng là trở kháng nhìn vào Port.

3.4. Setup Boundary

- Là vùng CST tính toán điện từ trường, Simulation/Boundary: thông thường chọn open add space lamda/4.

3.5. Setup mesh

- Chia lưới để CST tính toán các phương trình Maxwell.
- Chia lưới càng min, tính càng đúng, tính càng lâu.
- Ít nhất phải có 3 mesh cell/ line width, optimal là 5 mesh cell.
- Check mesh view
- Nếu check global mesh mà không đạt đc 3-5 meshcell như trên thì dùng local mesh

3.6. Setup Solver

- Source Type: All port, Nguồn cấp là cả 2 port để xem đc cả S11, S21, S12, S22
- Accelation: Chọn CPU, MultiThread...

3.7. Chạy mô phỏng, xem kết quả:

- Port impedance: Reference Impedance
- S parameter: S11, S22(return loss), S21, S12 (IL loss).
- 3D field...

GOOD LUCK!!!!!!!!!!!!

Cảm ơn các bạn đã theo dõi. Nếu bạn có câu hỏi gì hay muốn thảo luận, hãy bình luận phía dưới bài viết này. Hẹn gặp lại các bạn ở part 3.2. Ngoài ra, các bạn đừng quên share bài viết nếu nó bổ ích, đăng ký kênh youtube để theo dõi.

Chào các bạn. Post này mình sẽ giới thiệu 1 blog và 1 page fb:1. Một trong những blog về thiết kế hay nhất ad có thể tìm...
12/08/2021

Chào các bạn. Post này mình sẽ giới thiệu 1 blog và 1 page fb:
1. Một trong những blog về thiết kế hay nhất ad có thể tìm được trên google. Có rất nhiều mẹo, kinh nghiệm về thiết kế phần cứng chuyên nghiệp, mô phỏng, bringup board, thậm chí là software ở đây:
https://welldoneblog.fedevel.com/

Thứ 2 là một cộng đồng lớn mạnh, mới thành lập dưới 2 năm trên facebook dành riêng cho lĩnh vực điện tử công suất. Đó là VPEC:
https://www.facebook.com/groups/vpec.ac.vn/about

Chúc các bạn học hỏi được nhiều điều bổ ích.🙂🙂🙂

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 2: TÍNH TOÁN, THIẾT KẾ, MÔ PHỎNG TRỞ KHÁNG TRÊN PHẦN MỀMChào các ...
08/08/2021

[SERIES SI PI SIMULATION]: HIGHSPEED SIMULATION – PART 2: TÍNH TOÁN, THIẾT KẾ, MÔ PHỎNG TRỞ KHÁNG TRÊN PHẦN MỀM
Chào các bạn,
Part 1 về lý thuyết trở kháng đã trình bày cho các bạn bản chất trở kháng, đi từ lý thuyết mạch điện về đường dây dài. Nôm na rằng, trở kháng được thiết kế cẩn thận sẽ tránh được hiện tượng phản xạ, giúp điện áp truyền nhận trên PCB nhanh chóng xác lập, không dập dềnh “nhiễu”. Phần 1 cũng chỉ ra rằng trở kháng đặc tính với trường hợp low-loss (tổn hao điện môi và điện trở thấp) hoặc lossless sẽ không phụ thuộc tần số và không phụ thuộc chiều dài đường dây mà chỉ phụ thuộc các tham số: độ rộng đường dây, chiều dày điện môi, hằng số điện môi, độ dày lớp đồng… Tất nhiên mô hình này chỉ nên dùng cho thiết kế mạch số, mạch RF và antena cần các mô hình chính xác, có tính cả phần ảo.
Nhằm giúp các bạn tính toán lý thuyết, thiết kế thành công trở kháng cho mạch thật cũng như thử xác nhận này bằng phần mềm mô phỏng 3D field solver xem trở kháng đã tốt chưa, part 2 sinh ra để làm điều đó. Mình cùng bắt đầu thôi.
*************************

1. Khái niệm microstrip/stripline, single-ended/diff-pair
Trên PCB, bạn sẽ bắt gặp 4 cấu hình chính là single-ended microstrip, single-ended stripline, diff-pair microstrip, diff-pair stripline theo thứ tự a-b-c-d như hình 1.
Cấu hình a, microstrip tương ứng với các dây ở mặt top và bottom của PCB, do vậy phía trên là không khí. Đường dây độ rộng w, ngay bên dưới là điện môi độ dày h. VÀ quan trọng là dưới điện môi cần có mặt tham chiếu, thường là GND (lưu ý Power plane cũng được coi là mặt tham chiếu), VÀ nó phải là mặt tham chiếu lý tưởng (nghĩa là không bị xẻ, chiều rộng vô hạn). Tất cả các điều kiện trên phải thỏa mãn thì trở kháng microtrip mới là lý tưởng. Vì vậy:
- Nếu các bạn phủ soldermask lên top/bottom, trở kháng microstrip bị ảnh hưởng. Thật ra có hẳn tên gọi khác là embeded microtrip. Nhưng soldermask không ảnh hưởng nhiều lắm đâu.
- Nếu mặt tham chiếu bị xẻ, trở kháng sẽ thay đổi rất nhiều.
- Nếu mặt đất không đủ rộng (theo lý thuyết là vô hạn, nhưng thường thì con số này yêu cầu >5*h ) thì trở kháng theo tính toán không đúng nữa. Case này gặp nếu bạn đi quá sát rìa board hay khi mặt tham chiếu bị xẻ khiến độ rộng không đủ lớn.
Cấu hình b là stripline, chính là các inner layer bên trong PCB, cả trên và dưới đều là điện môi bao phủ đường dây. Giống như microstrip, stripline cần mặt tham chiếu, nhưng là cả 2 mặt tham chiếu lý tưởng thay vì 1 như là microstrip.
Cấu hình c là diff-pair microstrip, là tín hiệu microstrip nhưng dạng differential như đường USB có 2 chân P và N. 2 đường dây P, N đặt cạnh nhau, phía dưới có mặt tham chiếu, phía trên là không khí. Lưu ý đơn giản nhưng quan trọng, đặt 2 đường 50 ohm single-ended cạnh nhau sẽ không tạo ra diff-pair 100 ohm.
Cấu hình d là diff-pair stripline, là stripline như hình b nhưng dạng differential.

2. Các phương trình xấp xỉ
Phương trình tính trở kháng microstrip như hình 2, Z0 là trở kháng single-ended, Zd là diff-pair. Các thông số cần có:
- h: độ dày chất nền
- t: độ dày của lớp đồng. Thường để 1/2oz, 1oz, 2oz với 1 oz là 0.035mm
- w: độ rộng đường dây
- epsilon r: Hằng số điện môi tương đối. Giá trị này là giá trị trung bình giữa hằng số điện môi chất nền và không khí
- d: khoảng cách giữa 2 đường dây trong cặp diff-pair
Phương trình tính trở kháng stripline, single-ended dạng đối xứng (chiều dày chât nền từ đường dây tới mặt tham chiếu trên và mặt tham chiếu dưới là bằng nhau) như hình 3.
Bạn có thể thấy sự phức tạp trong các phương trình xấp xỉ này. May mắn thay, chúng ta sẽ không bao giờ cần dùng đến excel hay máy tính để tính trở kháng. Các tool hỗ trợ tính trở kháng sẽ giúp bạn.
3. Các tool hỗ trợ tính toán trở kháng
Có rất nhiều tool hỗ trợ tính toán trở kháng. Các phần mềm mô phỏng đường dây dài hay các EDA như Altium, Cadence Allegro đều hỗ trợ các công thức này. Nhưng nếu trong giai đoạn thiết kế, mình cần 1 tool riêng biệt. Bạn có thể sử dụng 2 tool sau: Saturn PCB Toolkit hoặc Polar SI9000:
https://saturnpcb.com/saturn-pcb-toolkit/
https://www.polarinstruments.com/products/si/Si9000.html
Các tool này đều rất dễ dùng, bạn chỉ cần chọn cấu hình microstrip hay stripline, chọn thông số như width, gap của cặp PN, độ dày điện môi, hằng số điện môi, chiều dày lớp đồng là tool sẽ có trở kháng.Đặc biệt là SI9000 có rất nhiều cấu hình khác nhau, hỗ trợ tính toán cả phần ảo của trở kháng do tổn hao gây ra, nó thực sự là 1 công cụ tốt.
4. Thực tế là gì?
Trên thực tế, điều quan trọng nhất là PCB được sản xuất ra với đúng trở kháng yêu cầu. Các công thức và tool chỉ là vấn đề lý thuyết, quan trọng nhất vẫn là PCB manufacturer. Lý do là vì:
- Họ có công cụ của riêng họ, tự tính toán được trở kháng theo yêu cầu
- Họ có thông tin đầy đủ vật liệu, trong khi các tool tính đều là giả định, ví dụ FR4 với epsilon 4.3. Trên thực tế có hàng tá điện môi khác nhau, tùy ứng dụng.
- Trong việc thiết kế trở kháng, họ có sẵn các cấu hình (pregpreg hoặc core PCB), với độ dày và vật liệu họ có, do vậy khi designer yêu cầu, họ sẽ xếp tầng stackup sao cho đạt được yêu cầu trở kháng chứ không thế lúc nào cũng theo yêu cầu vật liệu và độ dày như bạn giả định
Do vậy, hãy đề PCB manufacturer thiết kế stackup và tính trở kháng giúp bạn. Bạn cần cung cấp cho họ các thông tin sau:
- Số lớp
- Thứ tự các lớp
- Trở kháng tại các lớp (ví dụ L3, single-ended 50 ohm)
- Mặt tham chiếu ứng với trở kháng đc tính toán (trong trường hợp inner layer mà đôi khi chỉ có 1 mặt tham chiếu chẳng hạn)
- Các ràng buộc thiết kế khác: maximum độ dày toàn board, maximum độ rộng đường dây
- Các yêu cầu về chất lượng: sai lệch trở kháng (optional), yêu cầu vật liệu (cho mạch RF, low-loss, high Tg…)

5. Công cụ mô phỏng
Để tính toán trở kháng chính xác nhất, ta nên dùng công cụ mô phỏng 3D field solver. Thực tế, các công cụ phía trên đã tính chính xác tương đối tốt, bạn không cần làm bước này nữa.
Vấn đề là trên PCB thì trở kháng thường thay đổi do rất nhiều yếu tố, và để mô phỏng trở kháng nhìn vào hay để xem xét trở kháng bị gián đoạn ở đâu, ở điểm gián đoạn trở kháng có giá trị bao nhiêu, thì bắt buộc cần dùng tool mô phỏng. Ở đây, mình sử dụng CST.
Trong thời điểm post này được viết, mình đang không có máy chạy được CST do vậy chờ dịp khác sẽ làm hướng dẫn step by step cho các bạn mô phỏng nhé. Youtube có nhiều video để mô phỏng 1 đoạn 50 ohm lý tưởng và xem xét S-parameter, bạn có thể xem ở link dưới:
https://www.youtube.com/watch?v=NXjre0HsoGc
Mình chỉ lưu ý vài điều quan trọng khi setup:
- Chọn đúng vật liệu theo bộ thư viện của CST. Điều đó đảm bảo bạn mô phỏng gần nhất với thực tế, do các vật liệu khác nhau về thông số vật lý, đặc biệt là tổn hao.
- Chọn boundary condition: Nghĩa là vùng không gian giới hạn để CST tính toán trường điện từ. Ngoài boundary này thì trường được coi bằng 0. Nếu bạn để vùng không gian lớn quá thì thời gian mô phỏng lâu, chọn bé quá thì lại không đúng bản chất vật lý nữa. Con số kinh điển được chọn là extend lamda/4 so với tần số trung tâm đang mô phỏng
- Chọn tần số đúng
- Chia mesh: Mesh nghĩa là chia mô hình 3D thành các ô nhỏ để tính toán. Chia mesh mịn, tính càng đúng, tính càng lâu. 1 con số hợp lý là mesh mịn những đoạn quan trọng như đường 50 ohm sao cho chiều rộng đạt 5 meshcell.
- Chọn time solver
- Chọn port: Waveguide port thay vì discrete port. Nếu bạn mới vào mô phỏng, hay đọc CST help sẽ tương đối confuse 2 port này. Nhưng hãy cứ dùng waveguide port, setup như trong CST help.
Cảm ơn các bạn đã theo dõi. Nếu bạn có câu hỏi gì hay muốn thảo luận, hãy bình luận phía dưới bài viết này. Hẹn gặp lại bạn ở part 2. Ngoài ra, các bạn đừng quên share bài viết nếu nó bổ ích, đăng ký kênh youtube để theo dõi các mẹo sử dụng altium chuyên nghiệp và các video mô phỏng nhé tại:https://www.youtube.com/channel/UCyQnXkC0BkfS2cel445Ul6w

Address

Hanoi
100000

Telephone

+84338090669

Website

Alerts

Be the first to know and let us send you an email when Hardware Highspeed Design - Thiết kế phần cứng posts news and promotions. Your email address will not be used for any other purpose, and you can unsubscribe at any time.

Contact The Business

Send a message to Hardware Highspeed Design - Thiết kế phần cứng:

Shortcuts

Share

Category