FPGA & Digital Logic Design by DG

11/03/2026

💡 จากปัญหาคอขวดของระบบ Network สู่ทางออกด้วยเทคโนโลยี HLS... แล้วจะเริ่มต้นเรียนรู้ได้จากที่ไหน?

จาก 2 คลิปที่ผ่านมา โดย คุณ ภัทธีรา อุทัยชนะ ผู้จัดการฝ่ายพัฒนา IP ของ Design Gateway Co., Ltd. เราได้เห็นแล้วว่าการออกแบบ FPGA แบบดั้งเดิมเพื่อแก้ปัญหา Performance นั้นอาจมีความซับซ้อนและใช้เวลามาก แต่ด้วยเทคโนโลยี HLS (High-Level Synthesis) ได้เข้ามาเปลี่ยนภาพเดิมๆ ให้ Network Engineer สามารถสร้าง Hardware Accelerator สำหรับระบบ 100G ได้ง่ายขึ้นผ่านการเขียนภาษา C/C++

❓ คำถามสำคัญคือ... แล้วบุคลากรในไทย จะเริ่มต้นกับเทคโนโลยีนี้ได้อย่างไร?

📌 คำตอบอยู่ที่นี่! Design Gateway ขอเชิญชวน Engineer และองค์กรที่ต้องการยกระดับโครงสร้างพื้นฐานด้าน Network มาร่วมปลดล็อกขีดความสามารถทางเทคนิคไปกับเราใน:

🚀 HLS Workshop: High-Level Synthesis for Network & Infrastructure Engineer
เรียนรู้เจาะลึกแบบลงมือทำจริง (Hands-on) พลิกโฉมจากโค้ด C/C++ สู่ Hardware บน FPGA พร้อมตัวอย่างการใช้งานจริงในระบบ Network ที่คุณสามารถนำกลับไปพัฒนาต่อยอดสร้าง Solution ของตัวเองได้ทันที

⏳ โค้งสุดท้าย! (ปิดรับสมัคร 15 มีนาคมนี้)
📅 Workshop แบบ Onsite (Hands-on): 18–19 มีนาคม 2569
💰 ราคาพิเศษ: 12,000 บาท
👉 สำรองที่นั่งของคุณวันนี้: https://forms.gle/Zk9acNQRSqNFiUWr7

07/03/2026

🚀 เจาะลึกเนื้อหา HLS Workshop 2 วันเต็ม! มาเรียนแล้วคุณจะได้สร้างอะไรกลับไป?

หลายคนสงสัยว่าในเวลา 2 วันของการทำ Hands-on Workshop เราจะสอนอะไรบ้าง?

คำตอบคือ เราจะพาทุกคนไปสร้าง "100G Packet Filtering & Monitoring" ด้วยตัวคุณเอง!

🔥 Highlight Project ที่คุณจะได้ลงมือทำจริง:
เราจะจำลองให้ FPGA ทำหน้าที่เป็น Man-in-the-Middle รับ Traffic มหาศาลระดับ 100G Ethernet ผ่านพอร์ต QSFP โดยมีกระบวนการทำงานคือ:
✅ Forward traffic แบบ Transparent ไม่กระทบระบบเดิม
✅ ตั้ง Rule เพื่อคัดกรอง (Filter) เฉพาะ Packet ที่เราสนใจ
✅ ส่งเฉพาะ Packet ที่ Match กฎเข้าสู่ Host Memory
✅ ให้ Host บันทึกข้อมูลออกมาเป็นไฟล์ .PCAP เพื่อนำไปวิเคราะห์ต่อบน Wireshark ได้ทันที!

ทั้งหมดนี้คือเทคนิคระดับมืออาชีพ ที่คุณสามารถนำไปประยุกต์ใช้สร้าง Hardware Accelerator สำหรับงานด้าน Network Packet Inspection, Firewall, Filtering, Monitoring หรือ Security Appliance ขององค์กรตัวเองได้เลย

📚 สรุป Agenda ตลอด 2 วัน (18 - 19 มี.ค. 2569)

📍 Day 1: ปูพื้นฐานสู่โลกของ Hardware Acceleration
• ทำความรู้จัก AMD Alveo Accelerator Card และ Development flow
• ปูพื้นฐาน High-Level Synthesis (HLS) สำหรับผู้เริ่มต้น
• เจาะลึก HLS Datatype (AXI4-Stream), การจัดการ Memory, Pragmas และเทคนิคการ Optimize
• สร้างโปรเจกต์จริงบน Vitis ด้วย GUI แบบ Step-by-step

📍 Day 2: ลงมือทำของจริงกับโปรเจกต์ 100G Packet Sniffing
• เข้าใจสถาปัตยกรรมระบบ (System Architecture) และการออกแบบ PCAP Metadata
• แกะรอย HLS Design Breakdown ทีละส่วน
• การพัฒนา Host Application และ Runtime
• กระบวนการ Vitis Flow: Build & Deploy สู่ฮาร์ดแวร์จริง
• 💻 Hands-on & Workshop เต็มรูปแบบ

ทั้งหมดนี้ถ่ายทอดแบบไม่มีกั๊ก โดยวิศวกรจาก Design Gateway

💡 คุ้มค่ากว่านี้ไม่มีอีกแล้ว! พลิกโฉมทักษะจาก Software สู่ Hardware Acceleration ด้วยราคาพิเศษเพียง 12,000 บาท / ท่าน (จากปกติ 20,000 บาท)

⏳ เปิดรับสมัครถึง 15 มีนาคม 2569 เท่านั้น (ที่นั่งมีจำนวนจำกัด)
👉 ลงทะเบียนสำรองที่นั่งทันที: https://forms.gle/Zk9acNQRSqNFiUWr7

04/03/2026

⚡ เรืยนรู้ Technology ที่จะทำให้ Network Engineer ของไทย สามารถพัฒนา Solution ด้าน Network Infrastructure ได้เองภายในประเทศ
⚡ เพิ่มทักษะและศักยภาพของ Network Engineer และการพัฒนา Solution เพื่อตอบโจทย์ภายในองค์กรด้าน FPGA Accelerator

🎓 HLS Workshop: High-Level Synthesis for Network & Infrastructure Engineer

เรียนรู้การเขียน C/C++
เพื่อสร้าง Hardware Accelerator บน FPGA สำหรับงานด้าน Network Infrastructure
พร้อมตัวอย่างใช้งานจริงในระบบ 100G Network ที่คุณสามารถนำกลับไปพัฒนาต่อยอดได้

💡 เหมาะสำหรับ Network Engineer ที่ต้องการ UpSkill
และองค์กรที่ต้องการเพิ่มขีดความสามารถทางเทคนิค

📌 Workshop แบบ Onsite (Hands-on)
📅 18–19 มีนาคม 2569
💰 ราคาพิเศษ 12,000 บาท

⏳ เปิดรับสมัครถึง 15 มีนาคม 2569
👉 สำรองที่นั่งของคุณวันนี้ https://forms.gle/Zk9acNQRSqNFiUWr7

26/02/2026

⚡ ระบบ Network ช้ากว่าที่ควรเป็น?
⚡ Infrastructure ขยายแล้วแต่ Performance ไม่เพิ่ม?

คำตอบอาจไม่ใช่การเพิ่ม CPU
แต่คือการใช้ FPGA Accelerator

🎓 HLS Workshop: High-Level Synthesis for Network & Infrastructure Engineer

เรียนรู้การเขียน C/C++
เพื่อสร้าง Hardware Accelerator บน FPGA
พร้อมตัวอย่างใช้งานจริงในระบบ Network Infrastructure

💡 เหมาะสำหรับ Engineer ที่ต้องการ UpSkill
และองค์กรที่ต้องการเพิ่มขีดความสามารถทางเทคนิค

📌 Workshop แบบ Onsite (Hands-on)
📅 18–19 มีนาคม 2569
💰 ราคาพิเศษ 12,000 บาท

⏳ เปิดรับสมัครถึง 15 มีนาคม 2569
👉 สำรองที่นั่งของคุณวันนี้ https://forms.gle/Zk9acNQRSqNFiUWr7

03/02/2026

🚀 HLS Workshop: High-Level Synthesis for Network & Infrastructure Engineer
ยกระดับการพัฒนา Network & Infrastructure Solutions สู่ยุคของ FPGA-based Accelerator อย่างมืออาชีพ

หากคุณคือ
🔹 Network / Infrastructure Engineer
🔹 Developer ที่อยากก้าวจาก Software สู่ Hardware Acceleration
🔹 องค์กรที่ต้องการเพิ่ม Performance ระบบเครือข่ายความเร็วสูง

หลักสูตรนี้ออกแบบมาเพื่อคุณโดยเฉพาะ 💡

✨ สิ่งที่คุณจะได้จาก Workshop นี้
• เรียนรู้การใช้ C/C++ เพื่อสร้าง Hardware Accelerator บน FPGA ด้วย HLS
• เทคนิค Optimize Performance ด้วย HLS Pragmas
• พัฒนา HLS Accelerator ด้วย AMD Vitis Unified Platform
• สร้าง FPGA Accelerator ผ่าน Vitis Kernel Flow
• ตัวอย่างการใช้งานจริงในระบบ Network & Infrastructure

📌 รูปแบบการอบรม
• Onsite Workshop (Hands-on ลงมือทำจริง)
• ถ่ายทอดโดยทีมผู้เชี่ยวชาญจาก Design Gateway

🗓 วันที่อบรม 18 – 19 มีนาคม 2569
⏰ เวลา 08:30 – 16:30 น.
📍 สถานที่ สำนักงานนวัตกรรมแห่งชาติ (NIA)

💰 ราคาพิเศษเพียง 12,000 บาท / ท่าน
(จากราคาปกติ 20,000 บาท · ส่วนลด 40%)

📣 เปิดรับสมัครแล้ววันนี้ – 15 มีนาคม 2569
📌 ลงทะเบียน https://forms.gle/Zk9acNQRSqNFiUWr7
❗ ขอสงวนสิทธิ์สำหรับผู้ที่ลงทะเบียนและชำระค่าธรรมเนียมเรียบร้อยแล้วเท่านั้น

👉 ที่นั่งมีจำนวนจำกัด
สแกน QR Code หรือคลิกลิงก์ลงทะเบียน เพื่อสำรองที่นั่งของคุณวันนี้!

13/01/2026

Network Engineer ในยุค 100G
CPU อย่างเดียวอาจไม่พออีกต่อไป

รู้จักการใช้ HLS + FPGA Accelerator
กับงาน Packet Filtering & Monitoring

🎓 Free Webinar (Online)
📅 15 Jan 2026 | 14:00–15:00
👉 Register Now https://forms.gle/YQhtpjzf19Smimfz5

📝 Webinar นี้เป็นการแนะนำหลักสูตรเท่านั้น
Workshop แบบ Hands-on จัดจริงต้นปี 2569

#อบรมวิศวกร

07/01/2026

🔔 Free Webinar สำหรับ Network Engineer

ถ้าคุณกำลังทำงานด้าน Network Infrastructure และเริ่มเจอข้อจำกัดของ Software บน CPU
Webinar นี้จะพาคุณไปรู้จักแนวทางการใช้ HLS (High-Level Synthesis) + FPGA Accelerator
เพื่อพัฒนาระบบ High-Speed / Low-Latency Network

📌 ตัวอย่างที่นำเสนอ:
• 100G Network Packet Filtering & Monitoring
• แนวคิด Hardware Acceleration สำหรับ Network

🗓 15 มกราคม 2026 | ⏰ 14:00–15:00
🎯 Online | Free

👉 ลงทะเบียนที่นี่: https://forms.gle/SrmD68C1HEE1wVfd9

📝 Webinar นี้เป็นการแนะนำหลักสูตรเท่านั้น
Workshop แบบ Hands-on จัดจริงต้นปี 2569

#อบรมวิศวกร

26/12/2025

🚀 Free Webinar Online | แนะนำ HLS Workshop สำหรับ Network & Infrastructure Engineer

ในยุคที่ Network Infrastructure ความเร็วสูง และ Hardware Acceleration กลายเป็นหัวใจสำคัญของระบบดิจิทัล

Design Gateway ขอเชิญวิศวกร นักพัฒนา และองค์กรที่ต้องการยกระดับศักยภาพ
เข้าร่วม Webinar ฟรี เพื่อทำความรู้จักกับแนวคิดการพัฒนา Network Solutions ด้วย High-Level Synthesis (HLS) บน FPGA-based Accelerator Card

✨ Webinar นี้เหมาะกับใคร
• Network / Infrastructure Engineer
• Developer ที่ต้องการต่อยอดสู่ Hardware Acceleration
• องค์กรที่ต้องการพัฒนา Network Solutions ด้วยทีมของตนเอง
• ผู้ที่สนใจ FPGA, Accelerator และระบบเครือข่ายความเร็วสูง

📅 วันพฤหัสบดีที่ 15 มกราคม 2569
⏰ เวลา 14:00 – 15:00 น.
📍 Online ผ่าน Zoom Meeting

📌 ลงทะเบียนฟรี ได้ตั้งแต่วันนี้ – 14 มกราคม 2569
👉 https://forms.gle/WtXUokbHF31Nh4eF7

🎯 สิ่งที่คุณจะได้รับจาก Webinar นี้
• ภาพรวมหลักสูตรอบรม HLS Workshop โดย Design Gateway
• แนวทางการเรียนรู้เพื่อพัฒนา 100G Network ด้วย HLS
• ตัวอย่างการประยุกต์ใช้ HLS และ FPGA ในงาน Network Infrastructure
• คำแนะนำเส้นทางการ Upskill สู่โลกของ Accelerator & FPGA

📝 หมายเหตุ
Webinar นี้จัดขึ้นเพื่อ แนะนำหลักสูตรอบรม HLS Workshop และแนวทางการเรียนรู้ เท่านั้น
การอบรมเชิงปฏิบัติการ (On-site / Hands-on Workshop) มีกำหนดจัดขึ้นจริงในช่วง ต้นปี 2569
โดยจะแจ้งรายละเอียดวัน เวลา และรูปแบบการอบรมให้ผู้ที่ลงทะเบียนสนใจทราบอีกครั้ง

✨ ยกระดับทักษะ Network Infrastructure ของคุณ
เริ่มต้นด้วยความเข้าใจที่ถูกต้องจาก HLS 🚀
แล้วพบกันใน Webinar นี้ค่ะ

#อบรมวิศวกร

25/12/2025